# ELECTRONIC DEVICE HAVING MULTILAYER INTERCONNECTION

Patent Number:

JP61150237

Publication date:

1986-07-08

Inventor(s):

TAKAGI TATSUTOSHI; others: 02

Applicant(s):

HITACHI LTD; others: 01

Requested Patent:

☐ JP61150237

Application Number: JP19840270919 19841224

Priority Number(s):

IPC Classification:

H01L21/88

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE:To contrive to fine wirings on the upper layer insulation film and to improve the efficiency of integration by a method wherein a through-hole bored in the upper layer insulation film is formed at such a position that its diameter may be smaller than that of a through-hole bored in the lower layer insulation film.

CONSTITUTION: A semiconductor element 11 is formed on the main surface of an Si semiconductor substrate. The surface oxide film 2 is photoetched for contact, and the first layer Al wiring 3 is formed by Al evaporation. A varnish of high-purity polyimide series resin is applied and baked into the first inter layer film 4. Next, a through-hole 8 is bored at the part of connection with the second layer wiring, and the second layer Al wiring 5 is formed on the first interlayer film 4 and connected to the first layer Al wiring through the through-hole 8, and the second interlayer film 6 is formed. Then, a through-hole 9 is bored, and the third layer Al wiring 7 is formed on the second interlayer film 6 and connected to the second layer Al wiring 5 through the through-hole 9. The final protection film 10 is formed. This process enables the opening of through-holes of small diameter by using the same mask, and Al wiring pattern can be made the finer, contriving to increase the integration.

Data supplied from the esp@cenet database - 12

⑲ 日本国特許庁(JP)

⑪特許出願公開

### ⑫ 公 開 特 許 公 報 (A)

昭61 - 150237

⑤Int Cl.⁴

識別記号

庁内整理番号

43公開 昭和61年(1986)7月8日

H 01 L 21/88

6708-5F

審査請求 未請求 発明の数 1 (全7頁)

②特 願 昭59-270919

**20**出 願 昭59(1984)12月24日

⑫発 明 者 高 木

辰 逸

透

高崎市西横手町111番地 株式会社日立製作所高崎工場内

⑩発明者 市川 貴吉

小平市上水本町1479番地 日立マイクロコンピュータエン

ジニアリング株式会社内

切発 明 者 稲 葉

•

高崎市西横手町111番地 株式会社日立製作所高崎工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

⑪出 願 人 日立マイクロコンピュ

小平市上水本町1479番地

ータエンジニアリング・

株式会社

砂代 理 人

弁理士 髙橋 明夫

外1名

#### 明 都 書

発明の名称 多層配線を有する電子装置 特許請求の範囲

1. 基板上に多層の配線が層間にそれぞれに絶縁 膜を介して形成され、上下の配線がそれらの絶線 膜にあけられた透孔を通して接続されている選孔は であって、上層の絶縁膜にあけられる透孔は 下層の絶縁膜にあけられる透孔よりも口径が小さ く、なことを特徴とする多層配線を有する電子を 絶縁膜に記載の多層配線を有する電子を の絶縁膜はポリイミド系樹脂膜である電子 請求の範囲第1項以は第2項に記載の多層配線を 有する電子 を 有する電子 を

4. 上記基板は半導体素子が形成された半導体基板である特許請求の範囲第1項又は第2項に記載の多層配線を有する電子装置。 発明の詳細な説明

#### (技術分野)

本発明は多層配線を有する電子装置に関し、主 としてポリイミド系樹脂を層間絶縁膜とする多層 配線を有する半導体装置を対象とする。

#### (背景技術)

半導体装置の高密度化に伴って、これまでの単 層標造のアルミニウム配線が多層配線層化、すな わち、2層化、3層化してきている。

多層配線構造において、アルミニウム配線層間 の絶縁膜として、従来より使用されていたSiO<sub>2</sub>

(シリコン酸化物) 系の無機絶縁膜は上層になるほど表面の段差が大きぐ、その平担化が困難である。このため、2層や3層の配線構造では、表面平担化のできる高耐熱性有機樹脂、たとえばポリイミド系樹脂が使用される。このポリイミド系樹脂は、高純度ポリイミド系樹脂或いは感光性ポリイミドが知られている。(工業調査会発行、

「電子材料」, 1 9 8 3 年 7 月, P 3 0 - 3 4)

多層配線構造において、上層の配線と下層の配 線とを電気的に接続するには、層間の絶縁膜にあ

(2)

けたスルーホール(透孔)を通して行うが、配線 が3層以上になり、層間絶縁膜も多層化してくる と、上層の絶縁膜ほど厚くなる。これは、ポリイ ミド系樹脂を層間膜として使用する場合、上層膜 表面の平担化を得るために下層に生じた段差を埋 め込むように上層の樹脂を充分に厚く形成する必 変があるからである。

第3図はポリイミド系樹脂を層凹膜に使った多層配線構造の例を示すものである。同図において、1はSi(シリコン)半導体基体、2は半導体酸化物(SiO2)からなる基体表面絶縁膜、3は第1層AQ(アルミニウム)配線、4はポリイミド系樹脂よりなる第1層間膜、5は第2層AQ配線、6はポリイミド系樹脂よりなる第2層間膜、7は第3層AQ配線である。第1層AQ配線3と第2層AQ配線5とは、第1層間膜4のスルーホール8を通じて、また、第2層AQ配線と第3層AQ配線8とは、第2層間膜のスルーホール9を通じてそれぞれ接続される。

同図に示すように、層間絶縁膜は上層ほど厚く

· (3)

ぞれにポリイミド系機能などの絶縁膜を介して形成され、上下の配線がその層間の絶縁膜にあけられたスルーホールを通して接続された半導体装置や電子装置において、上層の絶縁膜にあけるスルーホールを下層の絶縁膜にあけるスルーホールを下層の絶縁膜にあけるスルーホールを下層の絶縁膜にあけるスルーホーとはより、上層の絶縁膜上の配線の微細化を図り、集積効率を向上し、前記発明の目的を達成するものである。

#### (実施例1)

第1 図は本発明の一実施例を示すものであり、 半導体装置における 3 図 A 2 配線構造の断面図で ある。第2 図は第1 図に対応する平面図である。 岡図における各構成部分の指示記号は、これと共 通の構成部分をもつ第3 図のそれと同じ指示記号 が用いられている。

第5因及至第10回は上記3層AQ配線構造を 製造するプロセスの工程断面図であって、以下その各工程にそって説明すると下記のとおりである。 (1) Si (シリコン) 半導体基板主表面に不純物 なるため、スルーホールエッチの際に、同じパターンのマスクを用いても、厚い膜ではサイドエッチが多く進み、上層ほどスルーホールの口径が大きくなってくる。とくに上下のスルーホールが平面的に重なったり、近接位置にあるとき、上層のスルーホールが大きくなりがちである。

このことにより、第4図に示すように、上層の A2配線ほど配線面積が大きくとられ、全体とし て、集積効率が低下することになった。

本発明は上記した問題を克服するためになされ たものである。

#### (発明の目的)

本発明の目的とするところは、多層配線構造を 有する半導体装置や電子装置において、 集積効率 を向上することにある。

#### (発明の概要)

本願において閲示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

すなわち、基板上に多層の配線が、層間にそれ

(4)

選択拡散による半導体素子 1 1 を形成する。 (第5図)

- (2) 表面酸化膜 2 をコンタクトホトエッチし、A & (アルミニウム) 森着 (又はスパッタ) し、パターニングによって第1 層 A & 配線 3 を形成する。(第6 図)
- (3) 高純度ポリイミド系樹脂、たとえばポリイミド・イソインドロキナゾリンジオンのワニスを 塗布し、ベークして第1層の層間膜4を形成する。 次いでホトレジストマスクを使用してヒドラジン エッチにより第2層配線との接続部分にスルーホ ール8をあける。(第7図)

なお、上記ポリイミド系樹脂の代わりに、感光 性ポリイミドたとえば全芳香族ポリイミドの前駆 体に感光性を付与したもののワニスを塗布し、プ リベーク後、それ自体を部分的に感光させること によってスルーホールパターを得るようにしても よい。

(4) 第2 層 M A A 配線 5 を工程 (2) と同じ方法 により、第1 層の層間膜 4 上に形成し、スルーホ

(·6)

ール8を通して第1層AI配線と接続する。

(5) 工程 (3) と同じ方法により、ポリイミド系樹脂、又は感光性ポリイミドからなる第2層の 層間膜6を形成する。

この第2層間膜6の膜厚 t z は第1層間膜4の 膜厚 t i よりもいく分厚くなる。

次いで工程 (3) と同じ方法により、この後に 形成する第3層A 2 配線と第2層配線 5 との接線 部分にスルーホール 9 をあける。このスルーホー ルをあける位置は、第1層間膜 4 のスルーホール 8 からずれた位置で、なるべく第1層間膜 4 が盛 り上った位置が選ばれる。

(6)第3層AQ配線7を工程(2)(4)と同じ方法により、第2層間膜6上に形成し、スルーホール(9)を通して第2層AQ配線5と接続する。(第10回)このあとポリイミド系樹脂ワニスを塗布することにより、第2回に示すように第3層AQ配線7を覆うように最終の保護10を形成する。

(発明の効果)

(7)

層間膜ではスルーホール部からずれた位置を選ぶ ことにより、同じマスクを使って口径の小さいス ルーホールをあけることができる。

(2) スルーホールの口径が小さくなれば、その上に設けるA 2 配線の幅を小さく形成することができる。たとえば、従来のスルーホールの径 6 μmに対してA 2 配線の幅は 1 2 μmを必要としたが、本発明では、スルーホール径 4 μmとすることができ、それだけA 2 配線バターンの微細化ができ、高集積化が図られる。

#### 〔実施例2〕

第13図は本発明の他の一実施例を示すものであって、4層のA & 配線A & 1 , A & 2 , A & 3 , A & 4 & 5 、層間膜Q 1 , Q 2 , Q 3 , を介して積層した配線構造を示すものである。

この実施例では、上層の層間膜原Qa, Q₂を下層の層間膜Q₂, Q₁の膜厚と同じ、又はそれよりも奪くし、スルーホールマスクパターンは、上層にいくほど小さいものを使用することにより、

以上実施例で述べた本発明によれば、下記のように効果が得られる。

したがって、上層の層間絶線膜において、スルーホールをあける位置を下層の層間絶線膜の盛り上った位置、すなわち第9層で示すように、第1

(8)

上層の層間膜のスルーホール口径を下層の層間膜のスルーホール口径よりも小さく形成したものである。第14回は上記A2配線パターンとスルーホールTHの配置を示す平面図である。

#### (発明の効果)

上層の層間膜のスルーホール口径THi, TH2, TH3 を下層のそれより小さくすることにより、上層絶縁膜上のA L 配線の幅を下層のA L 配線の幅よりも小さく形成することができ、上層のA L 配線のバターンの微細化をさらにすすめることが可能となる。

この場合、下層のA 2 配線幅は大きいものを使用でき、たとえば第 1 層 A 2 配線 A 2 1 又は第 2 層 A 2 2 を電源配線 (Vcc) 等に接続するように使用すればよい。

#### 〔利用分野〕

本発明はポリイミド系 協脂を層間膜として使用 する多層配線構造をもつ半導体装置に適用できる。 以上の説明では、主として本発明によってなさ れた発明をその背景となった利用分野である半導

(10)

-183-

体装置の配線構造に適用した場合について説明したが、それに限定されるものではなく、たとえば 配線基板における電極形成に適用することもできる。

図面の簡単な説明

第2回は第1回に対応する平面図である。

第3図は3層配線構造を有する半導体装置の一。 例を示す断面図、

第4図は第3図に対応する平面図である。

第5回及至第10回は、第1回に示す半導体装置を製造するプロセスの工程斯面図である。

第11図は本発明の効果を説明するための層凹 腹の断面、

第12図は第11図に対応する平面図である。

第13回は本発明の実施例を示す4層配線構造の断而図、


第14回は第13回の各AQ配線パターン及び スルーホールの配置を示す平面回である。 1 ··· 半導体基体、2 ··· 表面酸化膜、3 ··· 第 1 層 A 2 配線、4 ··· 第 1 層 回絶縁膜、5 ··· 第 2 層 A 2 配線、6 ··· 第 2 層 四絶縁膜、7 ··· 第 3 層 A 2 配線、8 , 9 ··· スルーホール。


代理人 弁理士 髙橋 明夫


(12)





(11)













N



## 第 1 3 図



## 第 1 4 図

